# 日本国特許/ JAPAN PATENT OFFICE

67161-068 Sumino et al. July 14, 2003

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2003年 1月29日

出願番号 Application Number:

特願2003-020357

[ ST.10/C ]:

[JP2003-020357]

出 願 人
Applicant(s):

三菱電機株式会社

2003年 2月25日

特 許 庁 長 官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

540024JP01

【提出日】

平成15年 1月29日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/336

H01L 21/316

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

角野 潤

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

清水 悟

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100064746

【弁理士】

【氏名又は名称】

深見 久郎

【選任した代理人】

【識別番号】

100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】

100083703

【弁理士】

【氏名又は名称】 仲村 義平

【選任した代理人】

【識別番号】

100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】

100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】 100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】

008693

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書、1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 主表面を有し、その主表面に間隔を隔てて第1および第2の<sub>人</sub>トレンチが形成された半導体基板と、

前記第1および第2のトレンチを充填する第1および第2の分離絶縁膜と、

前記第1の分離絶縁膜と前記第2の分離絶縁膜との間に位置する前記主表面上 に形成され、前記第1の分離絶縁膜と前記第2の分離絶縁膜との各々に接触する バーズビーク形状の端部を有するシリコンを含むゲート絶縁膜と、

前記ゲート絶縁膜上に形成され、前記第1の分離絶縁膜と前記第2の分離絶縁膜との間の中間部において0を超え50nm未満の厚みを有し、前記端部上において前記厚みよりも薄いシリコン膜とを備える、半導体装置。

【請求項2】 前記シリコン膜上に接続されたシリコンを含む導電膜をさらに備える、請求項1に記載の半導体装置。

【請求項3】 前記ゲート絶縁膜は第1の頂面を有し、前記第1および第2の分離絶縁膜の各々は第2の頂面を有し、前記主表面から前記第2の頂面までの距離は、前記主表面から前記第1の頂面までの距離よりも大きい、請求項1または2に記載の半導体装置。

【請求項4】 前記シリコン膜はリンを含む、請求項1から3のいずれか1項に記載の半導体装置。

【請求項5】 前記第1および第2のトレンチの側面を規定する前記半導体 基板の部分に連なる表面を有し、前記シリコン膜および前記ゲート絶縁膜の側壁 に接触するように形成された側壁絶縁膜をさらに備える、請求項1から4のいず れか1項に記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、一般的には半導体装置に関し、より特定的には、バーズビーク状の酸化膜がゲート絶縁膜に形成された半導体装置に関する。

# [0002]

## 【従来の技術】

半導体素子の分離方法として、LOCOS (Local Oxidation of Silicon)法 およびSTI (Shallow Trench Isolation)法が一般的に知られている。これらの分離方法では、半導体基板上に素子分離構造となる分離酸化膜を堆積した後に、活性領域となる半導体基板の表面をエッチングにより露出させ、その露出した部分にゲート絶縁膜などを順次形成することとなっている。

# [0003]

しかしこの場合、分離酸化膜の側壁部分もエッチングされ、活性領域の端部が分離領域に落ち込んだ形状となるおそれが生じる。これにより、活性領域に形成される素子の形状が不安定となりデバイス特性にばらつきが生じる原因となる。また、落ち込んだ形状部分にゲート酸化膜を形成すると、その部分で電界集中が発生しデバイスの電気的特性が劣化するという問題が生じる。そして、このような問題を解決する不揮発性半導体記憶装置の製造方法が、特開2000-315738号公報に開示されている(特許文献1)。また、それとは別に分離領域の製造工程が開示されている先行文献として、特開平10-242264号公報(特許文献2)、および特開2001-332638号公報(特許文献3)がある

#### [0004]

特許文献1に開示されている方法によれば、トンネル酸化膜と浮遊ゲートの一部を構成する第1の多結晶シリコン膜とを形成した後に素子分離領域を形成する。そして、制御ゲートと浮遊ゲートとの間の十分な容量カップリングを確保するために、第1の多結晶シリコン膜の上に第2の多結晶シリコン膜を形成し、この第2の多結晶シリコン膜を素子分離領域上に張り出させる。

#### [0005]

また、素子領域の角部を丸めることを目的として、トンネル酸化膜にバーズビーク (birds beak) が生じるように酸化工程を行なう。この酸化工程の際、第1の多結晶シリコン膜が酸化されることによってその端部が丸まった形状となる。形状が丸まった第1の多結晶シリコン膜の部分はその後の垂直エッチングによっ

て除去されないため、隣接する浮遊ゲート間で短絡が発生する。特許文献1では このように短絡が発生することを防止するため、等方性エッチングにより素子分 離領域に形成されたプラズマ酸化膜を所定量エッチングする工程を追加している

[0006]

【特許文献1】

特開2000-315738号公報

[0007]

【特許文献2】

特開平10-242264号公報

[0008]

【特許文献3】

特開2001-332638号公報

[0009]

【発明が解決しようとする課題】

このように上述の従来技術では、素子領域の端部で発生する電界集中を抑制するために、第1の多結晶シリコン膜を酸化しトンネル酸化膜にバーズビークを形成している。しかし、バーズビークが形成されたトンネル酸化膜の端部は、初めに成膜された時の所定の厚みよりも大きい厚みで形成されることとなる。

[0010]

そして、トンネル酸化膜が所定の厚みで形成された部分が十分に確保されないと、トンネル酸化膜で所望の電気的特性が得られない原因となり得る。特に、近年における半導体素子の微細化に伴い活性領域の幅は縮小する傾向にあり、活性領域に形成されるトンネル酸化膜の幅も狭くなっている。このため、トンネル酸化膜に形成するバーズビークの大きさを適切に制御して、酸化工程を行なうことが重要である。

[0011]

しかし、従来技術に開示された方法では、温度条件などの酸化条件のみを適当 に選択してトンネル酸化膜にバーズビークを形成している。このような場合、形 成するバーズビークの大きさを十分に制御することができず、トンネル酸化膜で 所望の電気的特性が得られなかったり、トンネル酸化膜の両端部で電界集中が生 じるおそれがある。

## [0012]

また、従来技術では、垂直エッチングで除去されなかった第1の多結晶シリコン膜の部分に起因して発生する短絡を防止するために等方性エッチングを行なっている。しかし、このような工程を設けることは製造工程を煩雑するため好ましくない。

#### [0013]

そこで、この発明の目的は、上記の課題を解決することであり、ゲート絶縁膜 に所望の大きさでバーズビークが形成され、ゲート絶縁膜の電気的特性に優れた 半導体装置を提供することである。

#### [0014]

## 【課題を解決するための手段】

この発明に従った半導体装置は、主表面を有し、その主表面に間隔を隔てて第 1 および第 2 のトレンチが形成された半導体基板と、第 1 および第 2 のトレンチを充填する第 1 および第 2 の分離絶縁膜と、第 1 の分離絶縁膜と第 2 の分離絶縁膜との間に位置する主表面上に形成され、第 1 の分離絶縁膜と第 2 の分離絶縁膜との各々に接触するバーズビーク形状の端部を有するシリコンを含むゲート絶縁膜と、ゲート絶縁膜上に形成され、第 1 の分離絶縁膜と第 2 の分離絶縁膜との間の中間部において 0 を超え 5 0 n m未満の厚みを有し、端部上において厚みよりも薄いシリコン膜とを備える。

#### [0015]

## 【発明の実施の形態】

この発明の実施の形態について、図面を参照して説明する。

#### [0016]

#### (実施の形態1)

図1は、この発明の実施の形態1における半導体装置を示す断面図である。図 1に示す半導体装置は、不揮発性半導体記憶装置のフラッシュメモリを構成して いる。

## [0017]

図1を参照して、シリコン基板1の主表面1 aには、1方向に延びるトレンチ2mおよび2nが所定の間隔を隔てて形成されている。トレンチ2mおよび2nは、シリコン基板1の主表面1 aに向かうにつれて溝幅が大きくなるように形成されている。トレンチ2mおよび2nの各々は、互いに平行に延びている。

## [0018].

トレンチ2mおよび2nの内部には、シリコン酸化膜からなる素子分離酸化膜6mおよび6nが形成されている。素子分離酸化膜6mおよび6nは、トレンチ2mおよび2nを充填し、さらにシリコン基板1の主表面1aから上方に向けて延びている。このため、素子分離酸化膜6mおよび6nが有する頂面6aは、シリコン基板1の主表面1aよりも高い位置に形成されている。素子分離酸化膜6mおよび6nは、隣接する活性領域の各々を分離するための分離領域を形成する役割を果たす。

## [0019]

素子分離酸化膜6mおよび6nの間に位置するシリコン基板1の主表面1a上には、シリコン酸化膜からなるトンネル酸化膜3が膜厚10nm程度で形成されている。トレンチ2mおよび2nを充填する素子分離酸化膜6mおよび6nの側壁とシリコン基板1の主表面1aとが交差するコーナー部分は丸みがついた形状で形成されており、その部分を充填するシリコン酸化膜はバーズビーク部12を構成している。バーズビーク部12は、シリコン基板1に含まれるシリコンが酸化されることによって形成されている。

#### [0020]

トンネル酸化膜3の上には、ポリシリコン膜4が膜厚30nmで形成されている。シリコン基板1の主表面1a上で上下に延びる素子分離酸化膜6mおよび6nの側壁とトンネル酸化膜3の頂面3aとが交差するコーナー部分は丸みがついた形状に形成されており、その部分を充填するシリコン酸化膜はバーズビーク部11を構成している。バーズビーク部11は、ポリシリコン膜4に含まれるシリコンが酸化されることによって形成されている。

## [0021]

バーズビーク部11および12は、トンネル酸化膜3の両端部、つまりトンネル酸化膜3が素子分離酸化膜6mおよび6nと接する部分に形成されている。バーズビーク部11および12により、トンネル酸化膜3の両端部はエッジが形成されず丸まった形状に形成されている。なお、ポリシリコン膜4の頂面にはバーズビーク部11および12のような形状は形成されずほぼ平坦な形状に形成されている。

## [0022]

シリコン基板1の主表面1 a上で、素子分離酸化膜6mおよび6nの側壁により凹部9が形成されている。この凹部9を充填し、素子分離酸化膜6mおよび6nの頂面6aの一部を覆うように、またポリシリコン膜4に接続されるようにシリコンを含む導電膜5が形成されている。シリコンを含む導電膜5は、不純物としてリン(P)が注入されたドープトポリシリコンから形成されている。なお、シリコンを含む導電膜5とポリシリコン膜4とによってフローティングゲート電極が構成されている。

# [0023]

素子分離酸化膜6mおよび6nの頂面6a上には、シリコンを含む導電膜5の側壁により凹部13mおよび13nが形成されている。この凹部13mおよび13nならびにシリコンを含む導電膜5の頂面を覆うように、酸化膜、窒化膜および酸化膜の3層構造からなるONO膜7が形成されている。凹部13mおよび13nを完全に充填しONO膜7を覆うようにコントロールゲート8が形成されている。コントロールゲート8は、不純物としてリンが注入されたドープトポリシリコンから形成されている。

#### [0024]

なお図示しないが、紙面の垂直方向においてシリコンを含む導電膜5の両側に 位置するシリコン基板1の主表面1aには、ソース領域およびドレイン領域が形成されている。これらのソース領域およびドレイン領域と、トンネル酸化膜3と、シリコンを含む導電膜5と、ONO膜7と、コントロールゲート8とからフラッシュメモリセルが構成されている。

## [0025]

また、本実施の形態では、ポリシリコン膜4およびシリコンを含む導電膜5にポリシリコンを用いたが、ポリシリコンにかえてアモルファスシリコンを用いても良い。ポリシリコン膜4およびシリコンを含む導電膜5を同一の材料から形成する必要はなく、適当な材料を組合せて用いても良い。この場合、デバイス構造の設計の自由度が増す。

## [0026]

この発明の実施の形態1に従った半導体装置は、主表面1aを有し、その主表面1aに間隔を隔てて第1および第2のトレンチとしてのトレンチ2mおよび2nが形成された半導体基板としてのシリコン基板1と、トレンチ2mおよび2nを充填する第1および第2の分離絶縁膜としての素子分離酸化膜6mおよび6nと、素子分離酸化膜6mと素子分離酸化膜6nとの間に位置する主表面1a上に形成され、素子分離酸化膜6mと素子分離酸化膜6nとの各々に接触するバーズビーク形状の端部としてのバーズビーク部11を有するシリコンを含むゲート絶縁膜としてのトンネル酸化膜3と、トンネル酸化膜3上に形成され、素子分離酸化膜6mと素子分離酸化膜6nとの間の中間部において0を超え50nm未満の厚みを有し、バーズビーク部11上においてその厚みよりも薄いシリコン膜としてのポリシリコン膜4とを備える。

#### [0027]

半導体装置は、主表面1 a を有し、その主表面1 a に間隔を隔てて第1および第2のトレンチとしてのトレンチ2mおよび2nが形成された半導体基板としてのシリコン基板1と、トレンチ2mおよび2nを充填する第1および第2の分離絶縁膜としての素子分離酸化膜6mおよび6nと、素子分離酸化膜6mと素子分離酸化膜6nとの間に位置する主表面1 a 上に形成され、シリコンを含むゲート絶縁膜としてのトンネル酸化膜3と、トンネル酸化膜3上に形成され、0を超え50nm未満の厚みを有するシリコン膜としてのポリシリコン膜4とを備える。トンネル酸化膜3の両端は、トンネル酸化膜3に隣接する位置でポリシリコン膜4が酸化されることによって形成されたバーズビーク部11を含む。

## [0.028]

半導体装置は、ポリシリコン膜4上に接続されたシリコンを含む導電膜としてのシリコンを含む導電膜5をさらに備える。トンネル酸化膜3は第1の頂面としての頂面3aを有し、素子分離酸化膜6mおよび6nの各々は第2の頂面としての頂面6aを有する。主表面1aから頂面6aまでの距離は、主表面1aから頂面3aまでの距離よりも大きい。

## [0029]

このようにすることで、製造条件のばらつき等により頂面6 a が下がってもバーズビーク部11がなくなることがない。なお、バーズビーク部11がなくならないためには、主表面1 a から頂面6 a までの距離は20 n m以上が望ましい。また、フローティングゲート電極が素子分離酸化膜6 mおよび6 n 上にのるためにはトンネル酸化膜3とポリシリコン膜4の膜厚の和以上が必要である。

## [0030]

図2から図6および図11から図17は、図1中に示す半導体装置の製造方法の工程を示す断面図である。図1から図6および図11から図17を用いて、図1中に示す半導体装置の製造方法について説明する。

#### [0.031]

図2を参照して、トンネル酸化膜3を形成するために、シリコン基板1上にシリコン酸化膜を膜厚10nm程度で形成する。続いて、トンネル酸化膜3上に不純物としてリンを含むポリシリコン膜4を膜厚30nmで堆積する。このとき、まずノンドープトポリシリコン膜を堆積し、その後そのノンドープトポリシリコン膜にリンを注入しても良い。さらに、ポリシリコン膜4上にシリコン窒化膜21を堆積する。

#### [0032]

図3を参照して、間隔を隔てて開口24が形成されたレジスト膜23をシリコン窒化膜21上に形成する。図4を参照して、レジスト膜23をマスクとしてシリコン窒化膜21をエッチングする。これにより、開口24によってレジスト膜23から露出するシリコン窒化膜21が除去される。その後、レジスト膜23を除去する。

#### [0033]

図5を参照して、シリコン窒化膜21をマスクとしてポリシリコン膜4、トンネル酸化膜3およびシリコン基板1を順次エッチングし、シリコン基板1に所定形状を有するトレンチ2mおよび2nを形成する。

## [0034]

図6を参照して、トレンチ2mおよび2nの内壁に熱酸化法による酸化工程を行なう。この酸化工程により、トレンチ2mおよび2nの側壁および底面には、内壁酸化膜26が形成される。また、トレンチ2mおよび2nとシリコン基板1の主表面1aとのコーナー部分ではシリコン基板1が丸まった形状に酸化され、その部分にバーズビーク部12が形成される。さらに、ポリシリコン膜4の両端がトンネル酸化膜3と隣接する位置ではポリシリコン膜4が丸まった形状に酸化され、その部分にバーズビーク部11が形成される。

## [0035]

本実施の形態では、ポリシリコン膜4の厚みを30nmとしたが、ポリシリコン膜4の膜厚を、0を超え50nm未満の範囲で調節することによって、バーズビーク部11が形成される大きさを自由に制御することができる。つまり、ポリシリコン膜4の厚みを所定の範囲内で大きくすることによってバーズビーク部11の大きさを大きくし、ポリシリコン膜4の厚みを小さくすることによってバーズビーク部11の大きさを小さくすることができる。

# [0036]

また、酸化工程における酸化条件とポリシリコン膜4の厚みとを適当に組合せることによって、バーズビーク部11が形成される大きさをさらに自由に制御することができる。

## [0037]

このとき、ポリシリコン膜4の厚みを50nm以上の値で増加させても、バーズビーク部11の大きさをさらに大きくできないことを発明者は知見した。また、ポリシリコン膜4の厚みが50nmよりも大きい場合、紙面に垂直方向に隣接するシリコンを含む導電膜5間に短絡が生じるおそれがある。

#### [0038]

図7は、隣接するフローティングゲート間で生じる短絡を説明するための断面

図である。図7を参照して、ポリシリコン膜4は50nm以上の膜厚で形成されている。ポリシリコン膜4の厚みが大きいため、ポリシリコン膜4の頂面側、つまりポリシリコン膜4とシリコンを含む導電膜5とが接触する側においても、ポリシリコン膜4の両端部が酸化されてバーズビーク部27が形成される。

## [0039]

このような場合、ポリシリコン膜4の頂面側に形成されたバーズビーク部27とポリシリコン膜4の底面側で形成されたバーズビーク部11との間に位置するポリシリコン膜4pが、シリコンを含む導電膜5を紙面に垂直方向に分断する垂直エッチングの際エッチングされずに残る。このため、分断されたはずの隣接するポリシリコン膜4同士が短絡してしまうおそれが生じる。

#### [0040]

図8は、ポリシリコン膜によって短絡が発生した半導体装置を示す平面図である。図9は、図8中のIX-IX線上に沿った断面図である。図10は、図8中のX-X線上に沿った断面図である。

## [0041]

図8および図9を参照して、活性領域51が一方向に延びて形成されている。 下層にそれぞれシリコンを含む導電膜5およびポリシリコン膜4が位置するコントロールゲート8aおよび8bが、活性領域51が延びる方向とほぼ直角方向に 延びて形成されている。コントロールゲート8aおよび8bは、分離領域52に よって分離されている。ポリシリコン膜4とシリコンを含む導電膜5とが接触する側においてバーズビーク部27が形成されている。

#### [0042]

図8および図10を参照して、バーズビーク部27の下方には、分離領域52 でポリシリコン膜4がエッチングされずに残存することによってポリシリコン膜4pが設けられている。ポリシリコン膜4pによってコントロールゲート8aおよび8bの下層に位置するポリシリコン膜4のそれぞれは電気的に接続されている。これにより、隣接するポリシリコン膜4同士で短絡が発生している。

#### [0043]

以上に説明したような理由から、所望の大きさでバーズビーク部11を形成す

るためには、ポリシリコン膜4の厚みを0を超え50nm未満の範囲で調節することが必要となる。

#### [0044]

なお、フラッシュメモリにおいて、フローティングゲート電極を構成するポリシリコン膜4が50nm以下では、フローティングゲート電極の側壁にフローティングゲート電極とコントロールゲート電極間の容量が十分形成できないため、さらにポリシリコン膜4に接続するシリコンを含む導電膜5を形成している。なお、エッチングなどのトレードオフからシリコンを含む導電膜5は50nmから200nm程度の厚みであることが望ましい。

# [0045]

図11を参照して、素子分離酸化膜 6 mおよび 6 n を形成するために、プラズマC V D (chemical vapor deposition) 法を用いて、トレンチ 2 mおよび 2 n を充填しシリコン窒化膜 2 1 の頂面を覆うようにシリコン酸化膜を堆積する。

# [0046]

図12を参照して、化学的機械研磨法(CMP; Chemical Mechanical Polishing)により、シリコン窒化膜21の頂面が少なくとも露出するまで図11に示す工程で堆積したシリコン酸化膜を研磨する。これにより、トレンチ2mおよび2nを充填し、シリコン窒化膜21の頂面と同一平面上に形成された頂面6aを有する素子分離酸化膜6mおよび6nが形成される。

#### [0047]

素子分離酸化膜6mおよび6nに対してフッ酸などの酸化膜除去を追加することで、分離酸化膜の高さを所望の値に調整することが可能である。

#### [0048]

図13を参照して、シリコン酸化膜の研磨により露出したシリコン窒化膜21 を熱リン酸などにより選択的に除去する。これにより、シリコン基板1の主表面 1 a上に位置する素子分離酸化膜6mおよび6nの間には凹部9が形成される。

#### [0049]

シリコン窒化膜21の除去後に素子分離酸化膜形成のためのプラズマCVD膜の焼きしめ工程を追加しても良い。これにより、通常プラズマCVD膜を形成し

た直後に行なう焼きしめによって予想されるシリコン窒化膜からの水素などの不 純が拡散することを防止できる。これにより、トンネル酸化膜の信頼性を向上さ せることができる。

## [0050]

図14を参照して、シリコンを含む導電膜5を形成するために、凹部9を充填し素子分離酸化膜6mおよび6nの頂面6aを覆うように、不純物としてリンを含むポリシリコン膜を堆積する。このとき、まずノンドープトポリシリコン膜を堆積し、その後そのノンドープトポリシリコン膜にリンを注入しても良い。

## [0051]

図15を参照して、図14に示す工程で堆積したポリシリコン膜上に、素子分離酸化膜6mおよび6nの上方に開口29を有するレジスト膜28を形成する。図16を参照して、レジスト膜28をマスクとしてポリシリコン膜をエッチングし、所定形状を有するシリコンを含む導電膜5を形成する。素子分離酸化膜6mおよび6nの頂面6a上には、シリコンを含む導電膜5によって側壁が規定される凹部13mおよび13nが形成される。その後、レジスト膜28を除去する。【0052】

図17を参照して、凹部13mおよび13n、ならびにシリコンを含む導電膜5の頂面を覆うようにONO膜7を形成する。図1を参照して、凹部13mおよび13nを完全に充填しONO膜7を覆うように、不純物としてリンを含むポリシリコン膜を堆積しコントロールゲート8を形成する。以上の工程をもって、図1中に示す半導体装置が完成する。

#### $\{0053\}$

なお、本実施の形態では、シリコン基板1の主表面1aよりも高い位置に頂面6aを有する素子分離酸化膜6mおよび6nを形成した後、シリコン基板1の主表面1a上にトンネル酸化膜3を形成している。このため、トンネル酸化膜3の両端部が分離領域で落ち込み形状となることがない。これにより、電界集中が生じることのない形状でトンネル酸化膜3を形成し、所望の電気的特性を有する半導体装置を実現することができる。

#### [0.54]

この発明の実施の形態1に従った半導体装置の製造方法は、シリコン基板1の主表面1aにトンネル酸化膜3を形成する工程と、トンネル酸化膜3上に0を超え50nm未満の厚みを有するポリシリコン膜4を形成する工程と、間隔を隔でた位置においてポリシリコン膜4をそれぞれ露出させるマスク膜としてのシリコン窒化膜21を、ポリシリコン膜4上に形成する工程と、シリコン窒化膜21をマスクとしてポリシリコン膜4、トンネル酸化膜3およびシリコン基板1を順次エッチングすることによりポリシリコン膜4の側壁を露出させるとともに、シリコン基板1にトレンチ2mおよび2nを形成する工程と、ポリシリコン膜4の側壁を酸化することによりトンネル酸化膜3に隣接する位置にバーズビーク部11を形成する工程とを備える。

## [0055]

半導体装置の製造方法は、バーズビーク部 1 1 を形成する工程の後に、トレンチ 2 m および 2 n を充填する素子分離酸化膜 6 m および 6 n を形成する工程と、シリコン窒化膜 2 1 を除去する工程と、ポリシリコン膜 4 ならびに素子分離酸化膜 6 m および 6 n を覆うように、シリコンを含む導電膜 5 を形成する工程とをさらに備える。

#### [0056]

トンネル酸化膜3上に形成するポリシリコン膜4の厚みと、トンネル酸化膜に 形成されるバーズビーク部11との関係を確認するため、以下に示す実験を行な った。図18から図20は、トンネル酸化膜にバーズビークを形成する工程を示 す断面図である。

#### [0057]

図18を参照して、シリコン基板1上に、シリコン酸窒化膜(SiON)からなるトンネル酸化膜3、図1中のポリシリコン膜4としてのアモルファスシリコン膜36、およびシリコン窒化膜(SiN)37を順次形成した。この際、アモルファスシリコン膜36を3種類の厚みで形成した。所定のパターン形状を有する図示しないレジスト膜をシリコン窒化膜37上に形成した。そのレジスト膜をマスクとしてエッチングを行なうことによって、トンネル酸化膜3、アモルファスシリコン膜36およびシリコン窒化膜37を所定の形状に形成した。

## [0058]

図19を参照して、図18に示す工程によって得られた構造物に対して酸化工程を行った。これにより、シリコン基板1上には、LOCOS分離法による分離酸化膜38がトンネル酸化膜3に連なって形成された。分離酸化膜38とトンネル酸化膜3が連なる部分には、くちばし状のバーズビーク部30が形成された。図20を参照して、シリコン窒化膜37およびアモルファスシリコン膜36を順次除去した。

## (0059)

図21から図23は、図18から図20に示す工程によってトンネル酸化膜に 形成されたバーズビークの形状を示す図である。図21から図23を参照して、 図21、図22および図23に示すバーズビーク部30は、それぞれ図18中に 示すアモルファスシリコン膜36の膜厚を30nm、50nmおよび70nmと した場合に得られたものである。なお、トンネル酸化膜3および分離酸化膜38 上には、図20に示す工程の後に設けたアモルファスシリコン膜31が形成され ている。

#### [0060]

バーズビーク部30が有するくちばし状に形成された部分のなす角度を比較した場合、図21中に示すバーズビーク部30よりも図22中に示すバーズビーク部30の方が角度が大きくなった。また、図22および図23中に示すバーズビーク部30では、くちばし状に形成された部分のなす角度に大きな変化はなかった。以上の結果より、図18中に示すアモルファスシリコン膜36の厚みが大きいほどバーズビーク部30が大きく形成されるが、アモルファスシリコン膜36の厚みが50nm以上の場合には、バーズビーク部30の大きさにほとんど変化が見られないことを確認できた。

## [0061]

このように構成された半導体装置およびその製造方法によれば、ポリシリコン膜4をトンネル酸化膜3上に堆積した状態でトレンチ2mおよび2nの内壁に酸化工程を行なっている。このため、ポリシリコン膜4の厚みを所定の範囲内で調整することによって、バーズビーク部11の大きさを自由に制御することができ

る。これにより、トンネル酸化膜3の両端部で生じる電界集中を防止するととも に、トンネル酸化膜3が所定の膜厚で形成された部分を確実に確保し所望の電気 的特性を有する半導体装置を実現することができる。

## [0062]

## (実施の形態2)

この発明の実施の形態2における半導体装置は、実施の形態1における半導体 装置と比較して基本的に同様の構造を備える。ただ実施の形態2における半導体 装置において、図1中に示すポリシリコン膜4はリンを含む。

#### [0063]

図2を参照して、実施の形態2における半導体装置では、トンネル酸化膜3上に不純物としてリンを含むポリシリコン膜4を膜厚30nmで堆積する。このとき、ポリシリコン膜4が含むリンの濃度を4×10<sup>20</sup>cm<sup>-3</sup>以下の範囲で調整する。ポリシリコン膜4中のリン濃度を変化させることによって、ポリシリコン膜4の酸化レートが変化することが知られている。一般的には、リン濃度が小さいほどポリシリコン膜4の酸化レートは小さくなり、リン濃度が大きいほどポリシリコン膜4の酸化レートは大きくなる。但し、このようなリン濃度とポリシリコン膜4の酸化レートとの関係には、以下に説明するようなリン濃度の上限値が存在する。

## [0.064]

図24は、シリコンに対する固体の溶解度と温度との関係を示すグラフである (出典; A.S.GROVE、「Physics and Technology of Semiconductor Devices」) 。図24を参照して、横軸に温度(単位;  $\mathbb{C}$ )をとり、縦軸に固体の溶解度(Solid solubility)(単位;  $\mathbb{C}$  m  $^{-3}$ )をとっている。図24中の曲線36はある温度でシリコンにリンを注入した場合に、シリコン中に溶解することができるリンの濃度とその温度との関係を示している。

# [0065]

大きくすることはできず逆にリン濃度は小さくなる。

#### [0066]

以上に説明した理由から、ポリシリコン膜4に注入するリンの濃度を4×10  $2^{0}$  c m  $^{-3}$ 以下の範囲で調整することによって、ポリシリコン膜4の酸化レートを変化させることができる。そして、ポリシリコン膜4の酸化レートを介して、ポリシリコン膜4に形成されるバーズビーク部11の大きさを自由に制御することができる。また、図6に示す酸化工程における酸化条件、ポリシリコン膜4の厚み、およびポリシリコン膜4に注入するリンの濃度を適当に組合せることによって、バーズビーク部11が形成される大きさをさらに自由に制御することができる。

# [0067]

このように構成された半導体装置によれば、実施の形態1に記載の効果と同様の効果を奏することができる。加えて、実施の形態2では、ポリシリコン膜4に注入するリンの濃度というパラメータによってもバーズビーク部11の大きさを制御することができる。このため、さらに大きな自由度をもって所定形状を有するバーズビーク部11を形成することができる。なお、ポリシリコン膜に導電性を必要とする場合は、10<sup>20</sup>cm<sup>-3</sup>オーダーのリン濃度にすることが好ましい。

#### [0068]

なお、本実施の形態では、ポリシリコン膜4に不純物としてリンを注入したが、半導体装置の構造に応じてヒ素(As)またはホウ素(B)などの不純物を注入してもよい。この場合であっても、不純物の濃度が小さいほどポリシリコン膜4の酸化レートは小さくなり、不純物の濃度が大きいほどポリシリコン膜4の酸化レートは大きくなる。したがって、ポリシリコン膜4に注入する不純物の濃度を調節することによって、バーズビーク部11の大きさを自由に制御することができる。また、ポリシリコン膜4をノンドープトポリシリコンから形成すれば、バーズビーク部11の形成をより積極的に抑制することができる。

## [0069]

図25および図26は、トンネル酸化膜上のポリシリコン膜に注入される不純物濃度が調整された場合のバーズビークの形状を示す断面図である。図25およ

び図26を参照して、実施の形態1および2に記載の半導体装置の製造方法に従って、シリコン基板1上のトンネル酸化膜3にバーズビーク部30を形成し、バーズビーク部30の形状を電子顕微鏡で観察した。但し、図1中に示すポリシリコン膜4には、アモルファスシリコン膜31を用いた。図25および図26に示すアモルファスシリコン膜31の膜厚は同一であるが、図25に示すアモルファスシリコン膜31は1×10<sup>20</sup>cm<sup>-3</sup>の濃度でリンが注入されたドープトアモルファスシリコンから形成されており、図26に示すアモルファスシリコンから形成されている。

## [0070]

図25および図26中のバーズビーク部30を比較した場合、図25に示すバーズビーク部30の方が図26に示すバーズビーク部30より大きく形成された。したがって、ノンドープトアモルファスシリコンから形成されたアモルファスシリコン膜31を使用することによってバーズビーク部30の形成を抑制できることを確認できた。

# [0071]

なお、ノンドープトアモルファスシリコンから形成されたアモルファスシリコン膜31を用いることによって、アモルファスシリコン膜31がフローティングゲートとしての役割を十分に果たせるかという疑問が生じるが、以下の理由から問題はないものと判断される。

#### [0072]

つまり、バーズビーク部30が形成された後、アモルファスシリコン膜31の上からは図1中に示すシリコンを含む導電膜5に相当する不純物を含むシリコン膜が堆積される。アモルファスシリコン膜31は、50nm未満の厚みで薄く形成されており、製造工程の途中で高温雰囲気下に置かれることを考慮すると、そのシリコン膜に含まれる不純物がアモルファスシリコン膜31中へと移動するものと考えられる。また、ノンドープトシリコン膜をアモルファスシリコン膜31上に堆積した後に不純物を注入する工程を採用する場合には、その不純物を注入する工程の際に、アモルファスシリコン膜31にも不純物が注入されるものと考えられる。

## [0073]

#### (実施の形態3)

図27は、この発明の実施の形態3における半導体装置を示す断面図である。 図27を参照して、実施の形態3における半導体装置は、実施の形態1における 半導体装置と比較して、図1中に示すポリシリコン膜4を備えない。

## [0074]

図28は、図27中に示す半導体装置の製造方法の工程を示す断面図である。 実施の形態3における半導体装置の製造方法は、実施の形態1における半導体装置の製造方法の図13に示す工程と図14に示す工程との間に、図28に示す工程を行なう。以下において、重複する製造工程の説明は省略する。

## [0075]

図28を参照して、シリコン窒化膜21を除去することによって露出したポリシリコン膜4を選択的に除去する。

## [0076]

この発明の実施の形態3に従った半導体装置の製造方法は、シリコン窒化膜2 1を除去する工程の後に、ポリシリコン膜4を除去する工程をさらに備える。

#### [0077]

このように構成された半導体装置の製造方法によれば、実施の形態1に記載の効果と同様の効果を奏することができる。加えて、所望の形状を有するバーズビーク部11を形成する役割を果たした後にポリシリコン膜4が除去されているため、ポリシリコン膜4とシリコンを含む導電膜5との間に生じるコンタクト抵抗および界面準位による影響を排除することができる。

# [0078]

#### (実施の形態4)

この発明の実施の形態4における半導体装置は、実施の形態1における半導体装置と比較して基本的に同様の構造を備える。図29は、この発明の実施の形態4における半導体装置を示す断面図である。図29を参照して、実施の形態4における半導体装置は、図1に示す半導体装置にサイドウォール41をさらに備える。

# [0079]

シリコン基板1の内部に、1方向に延びるトレンチ42mおよび42nが所定の間隔を隔てて形成されている。トレンチ42mおよび42nの各々は、互いに平行に延びている。シリコンを含む導電膜5、ポリシリコン膜4、トンネル酸化膜3およびシリコン基板1に側壁が規定され、シリコン基板1に底面43bが規定される凹部43mおよび43nの各々が、トレンチ42mおよび42nに接続されて形成されている。

## [0080]

凹部43mおよび43nの底面43b上には、凹部43mおよび43nの側壁に接触するように、TEOS (Tetra Ethyl Ortho Silicate) などを原料としたシリコン酸化膜からなるサイドウォール41が形成されている。サイドウォール41は、底面43bに近づくにつれて凹部43mおよび43nの側壁からの距離が大きくなる表面を有する。その表面は、凹部43mおよび43nの上方から弧状に延びてトレンチ42mおよび42nの側壁へと連なって形成されている。

#### [0081]

凹部43mおよび43nならびにトレンチ42mおよび42nの内部を完全に 充填するように、シリコン酸化膜からなる素子分離酸化膜6mおよび6nが形成 されている。

# [0082]

この発明の実施の形態4に従った半導体装置は、第1および第2のトレンチとしてのトレンチ42mおよび42nの側面を規定するシリコン基板1の部分に連なる表面を有し、ポリシリコン膜4およびトンネル酸化膜3の側壁に接触するように形成されたサイドウォール41をさらに備える。

#### [0083]

図30から図36は、図29中に示す半導体装置の製造方法の工程を示す断面図である。実施の形態4における半導体装置の製造方法は、実施の形態1における半導体装置の製造方法の図2から図4に示す工程の後、図30から図36に示す工程が続く。さらにこの後に、実施の形態1における半導体装置の製造方法の図14から図17および図1に示す工程が続く。以下において、重複する製造工

程の説明は省略する。

#### [0084]

図30を参照して、シリコン窒化膜21をマスクとしてポリシリコン膜4、トンネル酸化膜3およびシリコン基板1を順次エッチングする。これにより、シリコン基板1に底面43bが規定される凹部43mおよび43nが形成される。

#### [0085]

図31を参照して、凹部43mおよび43nを充填しシリコン窒化膜21を覆うように、TEOSなどを原料としたシリコン酸化膜を堆積する。このシリコン酸化膜に異方性エッチングを行ない、所定の形状を有するサイドウォール41を形成する。サイドウォール41は、凹部43mおよび43nの底面43bの一部分を覆いその他の部分を露出させるように形成される。

## [0086]

図32を参照して、サイドウォール41をマスクとしてシリコン基板1をエッチングし、シリコン基板1にトレンチ42mおよび42nを形成する。

#### [00.87]

図33を参照して、トレンチ42mおよび42nの内壁に熱酸化法による酸化工程を行なう。この酸化工程により、トレンチ42mおよび42nの側壁および底面には、内壁酸化膜45が形成される。また、サイドウォール41越しにトンネル酸化膜3の両端部に隣接するシリコン基板1およびポリシリコン膜4に対しても酸化が行なわれる。これにより、トンネル酸化膜3の両端には所定形状を有するバーズビーク部11および12が形成される。

#### [0088]

上述の酸化工程においては、トンネル酸化膜3の側壁からサイドウォール41の弧状に延びる表面までの距離、言い換えればサイドウォール41が形成される幅を調節することによって、トンネル酸化膜3に形成されるバーズビーク部11 および12の大きさを自由に制御することができる。つまり、サイドウォール41が形成される幅を大きくすることによってシリコン基板1およびポリシリコン膜4が酸化される程度が小さくなり、バーズビーク部11および12の大きさを小さくすることができる。反対に、サイドウォール41が形成される幅を小さく

することによってシリコン基板 1 およびポリシリコン膜 4 が酸化される程度が大きくなり、バーズビーク部 1 1 および 1 2 の大きさを大きくすることができる。また、上述の酸化工程における酸化条件、ポリシリコン膜 4 の厚み、およびサイドウォール 4 1 が形成される幅を適当に組合せることによって、バーズビーク部 1 1 および 1 2 が形成される大きさをさらに自由に制御することができる。

## [0089]

図34を参照して、素子分離酸化膜6mおよび6nを形成するため、プラズマ CVD (chemical vapor deposition) 法を用いて、トレンチ2mおよび2nならびに凹部43mおよび43nを充填しシリコン窒化膜21の頂面を覆うようにシリコン酸化膜を堆積する。

#### [0090]

図35を参照して、化学的機械研磨法により、シリコン窒化膜21の頂面が少なくとも露出するまで図34に示す工程で堆積したシリコン酸化膜を研磨する。 これにより、トレンチ2mおよび2nならびに凹部43mおよび43nを充填し、シリコン窒化膜21の頂面と同一平面上に形成された頂面6aを有する素子分離酸化膜6mおよび6nが形成される。

#### [0091]

図36を参照して、シリコン酸化膜の研磨により露出したシリコン窒化膜21 を熱リン酸などにより選択的に除去する。これにより、シリコン基板1の主表面 1a上に位置するサイドウォール41の間には凹部9が形成される。

# [0092]

この発明の実施の形態4に従った半導体装置の製造方法では、トレンチ42m および42nを形成する工程は、シリコン窒化膜21をマスクとして、ポリシリコン膜4、トンネル酸化膜3およびシリコン基板1を順次エッチングして、シリコン基板1により底面43bが規定される凹部43mおよび43nを形成する工程と、ポリシリコン膜4およびトンネル酸化膜3の側壁と接触し、かつ凹部43mおよび43nの底面43bの一部分を覆い凹部43mおよび43nの底面43bの他の部分を露出させる側壁絶縁膜としてのサイドウォール41を形成する工程と、サイドウォール41をアスクとして、サイドウォール41から露出したシ

リコン基板1の部分をエッチングすることによりトレンチ42mおよび42nを 形成する工程とを含む。

## [0093]

このように構成された半導体装置およびその製造方法によれば、実施の形態1に記載の効果を奏することができる。加えて、酸化工程においてトンネル酸化膜3の側壁がサイドウォール41に覆われているため、トンネル酸化膜3が酸化雰囲気に晒されることを防止できる。これにより、トンネル酸化膜3が直接的に酸化されずにすむため、トンネル酸化膜3を所望の特性に保った状態で保護することができる。また、サイドウォール41を形成する幅を調節することによって、バーズビーク部11および12の形成される大きさを制御することができる。このため、さらに大きな自由度をもって所定形状を有するバーズビーク部11および12を形成することができる。

#### [0094]

また、サイドウォール41を形成することによって、素子分離酸化膜6mおよび6nの間に位置する活性領域のシリコン基板1には、肩部分(凹部43mの底面43b部分)が形成される。したがって、活性領域においてシリコン基板1の主表面1aに達するコンタクトホールを形成する工程の際に、マスクのミスアライメントが発生した場合にも、コンタクトホールがトレンチ42mおよび42nの底面に突き抜けることを抑制できる。これにより、コンタクトホールに充填される導電膜とシリコン基板1との短絡を防止することができる。

# [0095]

#### (実施の形態5)

図37は、この発明の実施の形態5における半導体装置を示す断面図である。 図37を参照して、実施の形態5における半導体装置は、実施の形態4における 半導体装置と比較して、図29中に示すポリシリコン膜4を備えない。

#### [0096]

図38は、図37中に示す半導体装置の製造方法の工程を示す断面図である。 実施の形態5における半導体装置の製造方法は、実施の形態4における半導体装置の製造方法の図36に示す工程の後に図38に示す工程が続く。さらにこの後 に、実施の形態1における半導体装置の製造方法の図14から図17および図1 に示す工程が続く。以下において、重複する製造工程の説明は省略する。

#### [0097]

図38を参照して、シリコン窒化膜21を除去することによって露出したポリシリコン膜4を選択的に除去する。

## [0098]

このように構成された半導体装置の製造方法によれば、実施の形態1、3および4に記載の効果と同様の効果を奏することができる。

# [0099]

#### (実施の形態 6)

図39は、この発明の実施の形態6における半導体装置を示す断面図である。 図39を参照して、実施の形態6における半導体装置は、実施の形態4における 半導体装置と比較して、図29中に示すサイドウォール41を備えない。

## [0100]

図40は、図39中に示す半導体装置の製造方法の工程を示す断面図である。 実施の形態6における半導体装置の製造方法は、実施の形態4における半導体装置の製造方法の図32に示す工程と図33に示す工程との間に、図40に示す工程を行なう。以下において、重複する製造工程の説明は省略する。

# [0101]

図40を参照して、TEOSなどを原料としたシリコン酸化膜からなるサイド ウォール41を選択的に除去する。

## [0102]

この発明の実施の形態6に従った半導体装置の製造方法は、バーズビーク部1 1および12を形成する工程の前に、サイドウォール41を除去する工程をさら に備える。

#### [0103]

このように構成された半導体装置によれば、実施の形態1に記載の効果を奏することができる。加えて、バーズビーク部11および12を形成するために所定の酸化工程を行なう前にサイドウォール41を除去しているため、サイドウォー

ル41とトンネル酸化膜3の側壁とが接触した構造とならない。このため、サイドウォール41を形成するTEOSに含まれるカーボンがトンネル酸化膜3を形成するシリコン酸化膜へ移動し、トンネル酸化膜3の特性に影響を与えることを防止できる。

# [0104]

## (実施の形態7)

図41は、この発明の実施の形態7における半導体装置を示す断面図である。 図41を参照して、実施の形態7における半導体装置は、実施の形態4における 半導体装置と比較して、図29中に示すサイドウォール41およびポリシリコン 膜4を備えない。

# [0105]

図42は、図41中に示す半導体装置の製造方法の工程を示す断面図である。 実施の形態7における半導体装置の製造方法は、実施の形態4における半導体装置の製造方法の図32に示す工程と図33に示す工程との間に、実施の形態6で説明した図40に示す工程を行なう。さらに、実施の形態4における半導体装置の製造方法の図36に示す工程の後に図42に示す工程を行なう。この後に、実施の形態1における半導体装置の製造方法の図14から図17および図1に示す工程が続く。以下において、重複する製造工程の説明は省略する。

#### [0106]

図42を参照して、シリコン窒化膜21を除去することによって露出したポリシリコン膜4を選択的に除去する。

#### [0107]

このように構成された半導体装置の製造方法によれば、実施の形態1、3 および6 に記載に効果と同様の効果を奏することができる。

# [0108]

#### (実施の形態8)

この発明の実施の形態 8 における半導体装置の製造方法は、実施の形態 1 における半導体装置の製造方法と全く同様の構成を備える。ただ、実施の形態 8 では、実施の形態 1 では説明を省略していたシリコン基板 1 にウェル領域を形成する

工程について特に説明を行なう。

#### [0109]

図2を参照して、シリコン基板1上にトンネル酸化膜3を形成する前に、まずシリコン基板1上に写真製版のアライメント用マークを形成し、シリコン基板1の表面を保護するため酸化膜を形成する。このアライメント用マークを基準に所定箇所に開口を有するレジスト膜を形成する。レジスト膜をマスクとしてシリコン基板1に向けてリンなどの不純物を注入しウェル領域を形成する。その後、実施の形態1に記載の図2に示す工程へと続く。

# [0110]

この発明の実施の形態8に従った半導体装置の製造方法は、トンネル酸化膜3 を形成する工程の前に、シリコン基板1に不純物を注入しウェル領域を形成する 工程をさらに備える。

#### [0111]

このように構成された半導体装置の製造方法によれば、トンネル酸化膜3を形成する工程の前にウェル領域を形成するための不純物の注入を行なっている。このような工程の順序を採用することによってトンネル酸化膜3越しに不純物が注入されることがない。このため、トンネル酸化膜3に不純物が注入されることによるトンネル酸化膜3の劣化を防止することができる。

#### [0112]

#### (実施の形態9)

この発明の実施の形態9における半導体装置の製造方法は、実施の形態8における半導体装置の製造方法と比較して、シリコン基板1にウェル領域を形成する工程を行なうタイミングが異なる。

#### [0.1.13]

図13を参照して、シリコン窒化膜21を除去した後に、トレンチ2mおよび2nを基準として所定位置に開口を有するレジスト膜を形成する。レジスト膜をマスクとして、ポリシリコン膜4およびトンネル酸化膜3越しにシリコン基板1に向けてリンなどの不純物を注入しウェル領域を形成する。その後、実施の形態1における図14に示す工程へと続く。

## [0114]

この発明の実施の形態9に従った半導体装置の製造方法は、シリコン窒化膜2 1を除去する工程の後に、シリコン基板1に不純物を注入しウェル領域を形成する工程をさらに備える。

#### [0115]

このように構成された半導体装置の製造方法によれば、トレンチ2mおよび2nを基準にして所定位置にウェル領域を形成している。このため、実施の形態8で説明したアライメント用マークを形成する工程およびシリコン基板1の表面を保護するため酸化膜を形成する工程を行なう必要がない。これにより、半導体装置の製造工程を削減することができる。

#### [0116]

今回開示された実施の形態はすべての点で例示であって制限的なものではない と考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更 が含まれることが意図される。

# [0117]

#### 【発明の効果】

以上説明したように、この発明に従えば、ゲート絶縁膜に所望の大きさでバーズビークが形成され、ゲート絶縁膜の電気的特性に優れた半導体装置を提供することができる。

#### 【図面の簡単な説明】

- 【図1】 この発明の実施の形態1における半導体装置を示す断面図である
- 【図2】 図1中に示す半導体装置の製造方法の第1工程を示す断面図である。
- 【図3】 図1中に示す半導体装置の製造方法の第2工程を示す断面図である。
- 【図4】 図1中に示す半導体装置の製造方法の第3工程を示す断面図である。

- 【図5】 図1中に示す半導体装置の製造方法の第4工程を示す断面図である。
- 【図6】 図1中に示す半導体装置の製造方法の第5工程を示す断面図である。
- 【図7】 隣接するフローティングゲート間で生じる短絡を説明するための断面図である。
- 【図8】 ポリシリコン膜によって短絡が発生した半導体装置を示す平面図である。
  - 【図9】 図8中のIX-IX線上に沿った断面図である。
  - 【図10】 図8中のX-X線上に沿った断面図である。
- 【図11】 図1中に示す半導体装置の製造方法の第6工程を示す断面図である。
- 【図12】 図1中に示す半導体装置の製造方法の第7工程を示す断面図である。
- 【図13】 図1中に示す半導体装置の製造方法の第8工程を示す断面図である。
- 【図14】 図1中に示す半導体装置の製造方法の第9工程を示す断面図である。
- 【図15】 図1中に示す半導体装置の製造方法の第10工程を示す断面図である。
- 【図16】 図1中に示す半導体装置の製造方法の第11工程を示す断面図である。
- 【図17】 図1中に示す半導体装置の製造方法の第12工程を示す断面図である。
- 【図18】 トンネル酸化膜にバーズビークを形成する第1工程を示す断面 図である。
- 【図19】 トンネル酸化膜にバーズビークを形成する第2工程を示す断面 図である。
  - 【図20】 トンネル酸化膜にバーズビークを形成する第3工程を示す断面

図である。

- 【図21】 図18から図20に示す工程によってトンネル酸化膜に形成されたバーズビークの形状を示す図である。
- 【図22】 図18から図20に示す工程によってトンネル酸化膜に形成されたバーズビークの形状を示す別の図である。
- 【図23】 図18から図20に示す工程によってトンネル酸化膜に形成されたバーズビークの形状を示すさらに別の図である。
- 【図24】 シリコンに対する固体の溶解度と温度との関係を示すグラフである。
- 【図25】 トンネル酸化膜上のポリシリコン膜に注入される不純物濃度が調整された場合のバーズビークの形状を示す断面図である。
- 【図26】 トンネル酸化膜上のポリシリコン膜に注入される不純物濃度が調整された場合のバーズビークの形状を示す別の断面図である。
- 【図27】 この発明の実施の形態3における半導体装置を示す断面図である。
- 【図28】 図27中に示す半導体装置の製造方法の工程を示す断面図である。
- 【図29】 この発明の実施の形態4における半導体装置を示す断面図である。
- 【図30】 図29中に示す半導体装置の製造方法の第1工程を示す断面図である。
- 【図31】 図29中に示す半導体装置の製造方法の第2工程を示す断面図である。
- 【図32】 図29中に示す半導体装置の製造方法の第3工程を示す断面図である。
- 【図33】 図29中に示す半導体装置の製造方法の第4工程を示す断面図である。
- 【図34】 図29中に示す半導体装置の製造方法の第5工程を示す断面図である。

- 【図35】 図29中に示す半導体装置の製造方法の第6工程を示す断面図である。
- 【図36】 図29中に示す半導体装置の製造方法の第7工程を示す断面図である。
- 【図37】 この発明の実施の形態5における半導体装置を示す断面図である。
- 【図38】 図37中に示す半導体装置の製造方法の工程を示す断面図である。
- 【図39】 この発明の実施の形態6における半導体装置を示す断面図である。
- 【図40】 図39中に示す半導体装置の製造方法の工程を示す断面図である。
- 【図41】 この発明の実施の形態7における半導体装置を示す断面図である。
- 【図42】 図41中に示す半導体装置の製造方法の工程を示す断面図である。


#### 、【符号の説明】

1 シリコン基板、1 a 主表面、2 m, 2 n, 4 2 m, 4 2 n トレンチ、3 トンネル酸化膜、3 a, 6 a 頂面、4, 4 p ポリシリコン膜、5 フローティングゲート、6 m, 6 n 素子分離酸化膜、1 1, 1 2, 2 7, 3 0 バーズビーク部、2 1 シリコン窒化膜、3 1 アモルファスシリコン膜、4 1サイドウォール、4 3 m, 4 3 n 凹部、4 3 b、底面。


【書類名】

図面


【図1】




【図2】




【図3】




# 【図4】




【図5】




[図6]




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17]




【図18】




【図19】




## 【図20】




## 【図21】




## 【図22】




【図23】




【図24】




【図25】




【図26]




【図27】




【図28】




【図29】




【図30】




【図31】




【図32】




【図33】




【図34】




【図35】




【図36】




【図37]




【図38】




[図39]




【図40】



【図41】



【図42】



【書類名】

要約書

【要約】

【課題】 ゲート絶縁膜に所望の大きさでバーズビークが形成され、ゲート絶縁膜の電気的特性に優れた半導体装置を提供する。

【解決手段】 半導体装置は、主表面1 a を有し、その主表面1 a に間隔を隔ててトレンチ2mおよび2nが形成されたシリコン基板1と、トレンチ2mおよび2nを充填する素子分離酸化膜6mおよび6nと、素子分離酸化膜6mと素子分離酸化膜6nとの間に位置する主表面1 a 上に形成され、素子分離酸化膜6mと素子分離酸化膜6nとの各々に接触するバーズビーク形状のバーズビーク部11を有するトンネル酸化膜3と、トンネル酸化膜3上に形成され、素子分離酸化膜6mと素子分離酸化膜6nとの間の中間部において0を超え50nm未満の厚みを有し、バーズビーク部11上においてその厚みよりも薄いシリコン膜としてのポリシリコン膜4とを備える。

【選択図】

図 1

## 出願人履歷情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名 三菱電機株式会社